2026年8月31日，由上海交通大学计算机学院并行与分布式系统研究所（IPADS）杜冬冬、杨璧丞、夏虞斌、陈海波等主导推进的RISC-V特权态物理内存保护机制（SPMP）指令集扩展^[1]，正式获批准并合入RISC-V ISA标准（达到 Ratification 状态）。

这是RISC-V国际协会自 2015 年成立十一年来，首个由中国本土团队主导并成功合入标准的ISA（指令集架构）特性^[2]。RISC-V是目前全球备受瞩目的第三大指令集架构，凭借开源、中立、精简和模块化的特征，正在改变全球芯片产业的格局。

然而，在最源头的 ISA（指令集架构）设计与顶层标准制定方面，过去长期由海外机构和企业主导。以2026年ISA演进为例，除SPMP外的其余所有扩展均由Sifive、Meta、高通等海外团队主导制定。国内的芯片设计与软件开发，往往需要围绕国际既有的规范与约束来进行。

SPMP的正式合入，一举打破了这一格局。

在2019年9月23日，上海交通大学IPADS实验室团队在陈海波教授的带领下，向RISC-V社区提交了初版SPMP的架构设计设想。在此后的近7年时间里，面对复杂国际形势下的多方技术博弈、严苛的标准化审查与多轮技术方案打磨，交大团队全程牵头并担当重任。

2019年，杜冬冬作为IPADS实验室博士生，为推动SPMP发展而创立了专项工作组（Task Group），并担任创始主席，这也是RISC-V国际协会首次由在读博士担任指令集工作组主席。

2024年，SPMP工作组主席由IPADS成员杨璧丞博士接任。同时，夏虞斌、杜冬冬、冯二虎等成员基于SPMP构建了蓬莱^[3]可信执行环境与安全系统，研究成果发表在OSDI、ISCA、ASPLOS、MICRO、HPCA、TOCS等系统与体系结构领域的国际顶级期刊和学术会议^[3,4]。

最终，历时近2500多个日夜的长跑，IPADS团队最终将这一来自中国的核心指令集架构设计，成功推向国际标准化终点。

此前，RISC-V 在特权态下主要依赖基于页表（Page Table）的内存管理机制，该方案承袭了 x86、ARM 等传统架构的思路，但在车载芯片、智能终端、工业控制等对硬件面积、功耗和实时性要求极高的终端场景下，往往带来沉重的开销与资源负担。

SPMP（S-level Physical Memory Protection）创新性地引入了特权态物理内存隔离机制，基于寄存器段，来实现轻量化隔离，从而避免了复杂页表硬件的依赖；团队还创造性地设计了硬件资源共享机制，令RISC-V上的两大隔离机制（PMP和SPMP）共享部分硬件资源，以更小的代价提供灵活隔离，显著精简片上资源消耗，提升系统安全防护效能。

这一特性正好补齐了RISC-V在终端场景上的高安全、轻量化场景下的底层技术短板，为高可靠的智能硬件设备奠定了坚实的安全根基。

在汽车电子和智能终端等端侧场景，SPMP创新性地解决了传统指令集页表开销大的痛点。

因此，团队提出指令集扩展后，该指令集特性在社区就备受认可和关注，入选了RISC-V国际协会2021年度安全亮点特性，也被Linux基金会列为2023年度四大RISC-V安全进展（也是我国唯一入选的项目），并且目前已经在香山^[6]、芯来等国产RISC-V芯片上得到了广泛部署和应用。

在数据中心与AI计算等云侧场景，团队在SPMP 的基础上进一步提出了vSPMP^[5]（Virtualized SPMP），为RISC-V硬件虚拟化带来更高面效比的轻量级隔离能力。

截至成稿，vSPMP已顺利通过RISC-V国际协会 Fast-track 审核，将快速合入主线。

从2019到2026，从提出概念到成为全球标准，上海交通大学IPADS团队用近七年的创新与坚守，在RISC-V ISA演进史中写入了第一笔来自中国的贡献。我们期待，下一页，将由更广泛的中国学术界与产业界共同书写。

[2] RISC-V历史ratified 的指令集扩展：https://riscv.atlassian.net/wiki/spaces/HOME/pages/16154732/Ratified+ISA+Extensions

[3] Erhu Feng, Xu Lu, Dong Du, Bicheng Yang, Xueqiang Jiang, Yubin Xia, Binyu Zang, Haibo Chen. Scalable Memory Protection in the PENGLAI Enclave. The 15th USENIX Symposium on Operating Systems Design and Implementation, 2021.

[4] Bicheng Yang, Yuanpei Wu, Rongchuan Liu, Dong Du, Yubin Xia, Binyu Zang, and Haibo Chen. 2026. Making Hardware Features Bespoke: Operating System Support for Bes-Mode Processes. ACM Trans. Comput. Syst. 44, 3, Article 20 (August 2026), 29 pages. https://doi.org/10.1145/3802921

[5] RISC-V vSPMP指令集扩展：https://github.com/riscv/riscv-spmp/blob/main/spmp-for-hyp/rv-spmp-for-hyp-spec.pdf

[6] Shangjie Pan, Xuanyao Peng, Zeyuan Man, Xiquan Zhao, Dongrong Zhang, Bicheng Yang, Dong Du, Hang Lu, Yubin Xia, and Xiaowei Li. 2025. Dep-TEE: Decoupled Memory Protection for Secure and Scalable Inter-enclave Communication on RISC-V. In Proceedings of the 30th Asia and South Pacific Design Automation Conference (ASPDAC ’25). Association for Computing Machinery, New York, NY, USA, 454–460. https://doi.org/10.1145/3658617.3697763